


1. 带使能端的 D 触发器：8 步逐线图解 (1/2)

课件电路：一个 2 选 1 —— $a = \overline{EN} \cdot Q$ （把旧值绕回来）， $b = EN \cdot D$ （放新值进来）， $D_{in} = a + b$ 接正边沿 D 触发器。EN=1 装入 D；EN=0 保持。（假设初值 $Q=0$ ）


1. EN=0, D=1, Q=0 (边沿前)

$\overline{EN}=1 \rightarrow$ 上面的 AND 选通 Q: $a=1 \cdot Q=0$ 。下面的 AND 被 EN=0 关掉: $b=0$ 。Din=a+b=0 —— 就是旧的 Q。




2. 上升沿: Q 保持 0

触发器照常在边沿采样，但采到的 Din 是自己的旧值 $\rightarrow$ Q 不变。外面的 D=1 被无视。




3. EN 变 1: 选通 D

$\overline{EN}=0 \rightarrow a=0$; $EN=1 \rightarrow b=1 \cdot D=1 \rightarrow Din=1$ 。新数据已经到了触发器门口，等边沿。



4. 上升沿: 装入 D, Q=1

采到 $D_{in}=1 \rightarrow Q=1$ 。EN=1 时它就是一个普通的 D 触发器。




1. 带使能端的 D 触发器：8 步逐线图解 (2/2)

课件电路：一个 2 选 1 —— $a = \overline{EN} \cdot Q$ (把旧值绕回来)， $b = EN \cdot D$ (放新值进来)， $D_{in} = a + b$ 接正边沿 D 触发器。EN=1 装入 D；EN=0 保持。(假设初值 $Q=0$)


5. EN 变 0, D 变 0

$a = \overline{EN} \cdot Q = 1 \cdot 1 = 1$, $b = 0 \rightarrow D_{in} = 1$ (旧 Q)。D 变成什么都进不来。




6. 上升沿：Q 保持 1

采到的还是自己 $\rightarrow Q=1$ 。EN=0 时来多少个边沿都保持。




7. EN 变 1 (D=0)

$a = 0$, $b = 1 \cdot 0 = 0 \rightarrow D_{in} = 0$ 。




8. 上升沿：装入 0, Q=0

采到 $D_{in}=0 \rightarrow Q=0$ 。



1. 带使能端的 D 触发器时序图

浅橙 = Clk=1; 黄色虚线 = 上升沿。只有“上升沿那一刻 EN=1”才会把 D 装进 Q。




每个上升沿发生了什么

上升沿	EN (边沿前)	D (边沿前)	Din	Q (边沿后)	说明
第 1 个 ↑	0	1	0	0	保持 (EN=0)
第 2 个 ↑	1	1	1	1	装入 D
第 3 个 ↑	0	0	1	1	保持 (EN=0)
第 4 个 ↑	0	0	1	1	保持: EN 的脉冲没盖住边沿
第 5 个 ↑	1	0	0	0	装入 D
第 6 个 ↑	0	1	0	0	保持: EN 在边沿前刚好回到 0

Din 这条线: EN=1 的时候等于 D, EN=0 的时候等于 Q。Q 永远在上升沿变成“边沿前的 Din”。

2. 解析 Truth table：每一行为什么是这个结果

EN、D、 $Q_T \rightarrow$ 中间线 $\rightarrow Q_{T+1}$ 。只在上升沿生效。



$a = \overline{EN} \cdot Q$ $b = EN \cdot D$ $Din = a + b$

特征方程： $Q_{T+1} = EN \cdot D + \overline{EN} \cdot Q_T$

这就是一个 2 选 1 多路选择器 (MUX)：

EN=0 选 Q (自己绕回来) $\rightarrow$ 保持；

EN=1 选 D $\rightarrow$ 装入新值。

时钟线没有被改动，触发器每个上升沿都在“写”，只是 EN=0 时写的是自己。

EN	D	Q_T	$\overline{EN}$	$a = \overline{EN} \cdot Q$	$b = EN \cdot D$	Din	Q_{T+1}	功能	为什么
0	0	0	1	0	0	0	0	保持	b=0 (D 被挡)，a=Q $\rightarrow$ Din=旧 Q
0	0	1	1	1	0	1	1	保持	b=0 (D 被挡)，a=Q $\rightarrow$ Din=旧 Q
0	1	0	1	0	0	0	0	保持	b=0 (D 被挡)，a=Q $\rightarrow$ Din=旧 Q
0	1	1	1	1	0	1	1	保持	b=0 (D 被挡)，a=Q $\rightarrow$ Din=旧 Q
1	0	0	0	0	0	0	0	装入	b=D, a=0 $\rightarrow$ Din=D, 旧 Q 被丢掉
1	0	1	0	0	0	0	0	装入	b=D, a=0 $\rightarrow$ Din=D, 旧 Q 被丢掉
1	1	0	0	0	1	1	1	装入	b=D, a=0 $\rightarrow$ Din=D, 旧 Q 被丢掉
1	1	1	0	0	1	1	1	装入	b=D, a=0 $\rightarrow$ Din=D, 旧 Q 被丢掉

简化 (背这个)

Clk	EN	D	Q_{T+1}	功能
$\uparrow$	0	X	Q_T	保持
$\uparrow$	1	0	0	装入 D
$\uparrow$	1	1	1	装入 D
不是 $\uparrow$	X	X	Q_T	保持

输入怎么变 $\rightarrow$ 输出怎么变

发生了什么	Q 的反应	说明
上升沿时 EN=1	变成 D	和普通 D 触发器一样
上升沿时 EN=0	不变	D 是什么都无所谓
两个上升沿之间 EN 0 $\rightarrow$ 1 $\rightarrow$ 0	不变	EN 也只在边沿被“看”一次
EN=1 但没有上升沿	不变	EN 不是锁存器的 C，不会让 Q “透明”

3. 满分注意事项：带使能端的 D 触发器

下面每一条都是会被扣分的点。

- 1. 功能：上升沿到来时， $EN=1 \rightarrow Q$ 变成 D ； $EN=0 \rightarrow Q$ 不变。其它时刻 Q 永远不变。
- 2. 特征方程 $Q_{T+1} = EN \cdot D + \overline{EN} \cdot Q_T$ 。看到这个式子就要认出它是“2 选 1 MUX + D 触发器”。
- 3. 课件电路：上面的 AND 接 $\overline{EN}$ 和 Q （反馈），下面的 AND 接 EN 和 D ，OR 的输出进 D 触发器。 EN 先分叉：一路过非门去上面，一路直接去下面。
- 4. EN 和 D 一样，只在有效边沿被采样。 EN 在两个边沿之间拉高又放下 $\rightarrow$ 什么都没装进去（最常见的陷阱）。
- 5. $EN=1$ 不等于“透明”。它不是 D 锁存器的 C ：就算 EN 一直是 1， Q 也只在上升沿更新。
- 6. 保持不是因为“时钟被挡住”，而是因为把 Q 自己又写回去了。不要画成用 AND 门把 EN 和 Clk 与起来（门控时钟会产生毛刺和时钟偏移，课件不是这种做法）。
- 7. 画中间线 Din ： $EN=1$ 的区间抄 D ， $EN=0$ 的区间抄 Q 。然后 Q 在每个上升沿取 Din 的边沿前值。
- 8. 初值未知且 $EN=0 \rightarrow$ 一直未知；必须有一次 $EN=1$ 的上升沿（或 reset）才确定。
- 9. 符号：方框里 D 、 EN 两个输入 + 时钟三角形。有的书把 EN 写成 $CE / LD / WE / Load / Write$ 。
- 10. 用途：load register 的每一位都是它；所有位的 EN 接同一根 Write 线，就能“想写才写，不写就一直存着”。
- 11. 没有使能端的 D 触发器每个上升沿都会装入 D ，所以不能“记住旧值超过一个周期”——这就是为什么需要 EN 。

做题步骤（给 Clk 、 EN 、 D 波形画 Q ）

- 1. 把所有上升沿画成竖虚线。
- 2. 每条虚线上先看边沿前的 EN 。
- 3. $EN=0 \rightarrow Q$ 不变，直接画平，跳到下一条。
- 4. $EN=1 \rightarrow$ 再看边沿前的 D ， Q 变成这个值。
- 5. 虚线之间 Q 水平。第一次装入之前按题目给的初值（没给就是未知）。

三个“看起来像”的东西

器件	什么时候 Q 能变	变成什么
D 锁存器	$C=1$ 的整段时间	一直跟随 D
D 触发器	每个上升沿	边沿前的 D
带 EN 的 D 触发器	$EN=1$ 的上升沿	边沿前的 D

等价的 MUX 画法

